| 请问一下:SDRAM的读写时钟和系统CLK有什么要求,要有相位差吗?? |
| 新闻出处：21ic 发布时间：2007-06-21 |
Lx_mcu 发布于 2007-6-21 11:22:00
请问一下:SDRAM的读写时钟和系统CLK有什么要求,要有相位差吗??
相位差怎么计算??
好像SDRAM的读操作和写操作的CLK也要有相位差,不知道怎么计算。
大侠们帮忙说说这个问题好吗！！ 先谢谢了！！！！
Lx_mcu 发布于 2007-6-21 16:27:00
写入和读出来的数据是一样的，但有一个问题：从时序图上看，应该是在ACK后的第8个CLK上升沿时有数据回来，可现在是从第2.3.4.5.6.7.8回来的数据都一样， 不知道哪里有问题！！
|
| 【关闭】 【打印】 |
|
|
|
|
热门关键词：
