| 用VHDL实现旋转编码器的方向识别和可逆计数？？？ |
| 新闻出处：中电网论坛 发布时间：2005-02-04 |
xly6 发布于 2005-2-4 14:32:00
我最近做一个旋转编码器电路，用ALTERA的CPLD做方向识别和可逆计数电路，编码器正转时A、B两路输出：00-01-11-10-00，编码器反转时A、B两路输出：00-10-11-01-00。现要从A、B两路输出中提出方向、计数脉冲。我用过许多方法，但始终遇到一个不可解决的问题：方向和计数不能同时输出（方向始终滞后于计数脉冲），即使能同时输出，在计数脉冲输出的同时，起作用的还是上次的方向（用VHDL语言描述）。更恶劣的是：由于我使用的是8位十进制计数器，方向达到这8位的时间不一样，就造成了有计数脉冲时有的位做了加法计数，而有的位做了减法计数。导致计数错误，真痛苦。向各位兄弟求助，谁有好的办法。
|
| 【关闭】 【打印】 |
|
|
|
|
热门关键词：
